서강대학교 시스템반도체공학과 류성주 교수 연구팀, 반도체 설계 자동화 분야 Top Conference 'DAC 2026' 논…

서강대학교 시스템반도체공학과 류성주 교수 연구팀, 반도체 설계 자동화 분야 Top Conference 'DAC 2026' 논문 채택

▲ (좌측 상단부터 시계방향으로) 서강대학교 시스템반도체공학과 류성주 교수,

   서강대학교(총장 심종혁) 시스템반도체공학과/전자공학과 류성주 교수 연구팀의 논문이 반도체 설계 자동화 분야 Top Conference인 ‘Design Automation Conference (이하 DAC) 2026’에 채택되었다. 1964년부터 시작된 DAC은 반도체, VLSI(초대규모 집적회로) 설계 및 관련 기술 분야의 발전을 선도해 온 권위 있는 국제 학술대회로, 오는 7월 26일부터 29일까지 미국 롱비치에서 개최될 예정이다.

논문의 제목은 ‘Relay-GS: Reusing Temporal Sort Information for 4D Gaussian Splatting Acceleration’이며, 김영건 석사과정 학생의 주도하에 기성민 석박사통합과정, 전상규 석박사통합과정 학생들이 함께 연구를 진행하였다.

4D Gaussian Splatting (4DGS)는 최근 VR/AR기기에서 렌더링 활용한 다양한 AI 애플리케이션에 대해 높은 성능을 보이며 주목받고 있지만, 반복적인 Gaussian Sorting 및 Rasterization 과정에서 발생하는 막대한 계산량과 에너지 소비가 실시간 응용에 걸림돌로 작용하고 있다.

연구팀은 이러한 문제를 해결하기 위해 4DGS의 연산 과정 중 Gaussian Sorting 및 Rasterization 단계에서 Timestep 간의 상당한 유사성이 있음을 분석하고, 이를 활용하여 정확도를 최대한 유지한 채 연산을 경량화하는 방법을 적용한 4DGS 하드웨어 가속기 Relay-GS를 개발하였다.

실험 결과, Relay-GS는 기존 4DGS 모델과 유사한 수준의 정확도를 유지하면서도 기존 하드웨어 가속기 대비 4DGS 연산 시간을 최대 1.64배 단축시키는 성과를 거두었으며 이를 통해 VR/AR 기기 동작의 높은 연산 비용과 지연 시간 문제 해결에 기여할 것으로 기대된다.

▶논문 제목: Relay-GS: Reusing Temporal Sort Information for 4D Gaussian Splatting Acceleration

▶저자 정보: 김영건(제1 저자), 기성민(제2 저자), 전상규(제3 저자), 류성주 교수(교신저자)